# PATENT ABSTRACTS OF JAPAN

(11)Publication number:

08-322043

(43) Date of publication of application: 03.12.1996

(51)Int.CI.

HO4N 7/24 HO3M 7/00

(21)Application number: 07-126459

(71)Applicant: NEC CORP

(22)Date of filing:


25.05.1995

(72)Inventor: KITSUKI TOSHIAKI

# (54) VIDEO ENCODER/DECODER

# (57)Abstract:

PURPOSE: To perform AV synchronization control with high accuracy regardless of the execution/nonexecution of frame rate conversion by checking AV synchronization by a synchronization check timing signal generated in replying to a system clock. CONSTITUTION: A video timing control part 3 generates a display timing signal TH replying to the supply of a video synchronizing signal Y, and supplies it to a picture code part 6, and also, generates a decode timing signal TD, and supplies it to a decode control part 4 and a frame conversion control part 2A. The check signal generation circuit 20 of the frame conversion control part 2A generates a synchronization pg check timing signal TC representing a decoding timing in the case that no frame conversion is performed according to the frame rate of video code data DV in replying to the supply of the system clock SC, and supplies it to an AV synchronization control part 1A. The check circuit 11 of the AV synchronization control



part 1A checks the AV synchronization in replying to the supply of the synchronization check timing signal TC after a decoding start timing.

## **LEGAL STATUS**

[Date of request for examination]

25.05.1995

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

2738342

[Date of registration]

16.01.1998

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

## (19)日本国特許庁(JP)

# (12) 公開特許公報(A)

(11)特許出願公開番号

# 特開平8-322043

(43)公開日 平成8年(1996)12月3日

| (51) Int.Cl. <sup>6</sup> |      | 識別記号 | 庁内整理番号  | FΙ   |      |   | 技術表示箇所 |
|---------------------------|------|------|---------|------|------|---|--------|
| H04N                      | 7/24 |      |         | H04N | 7/13 | Z |        |
| H03M                      | 7/00 |      | 9382-5K | H03M | 7/00 |   |        |


|          |                 | 番食前水 有 前水県の数2 OL (宝 6 貝)                    |  |  |  |
|----------|-----------------|---|--|--|--|
| (21)出廢番号 | 特顏平7-126459     | (71)出願人 000004237<br>日本電気株式会社               |  |  |  |
| (22)出顧日  | 平成7年(1995)5月25日 | 東京都港区芝五丁目7番1号                               |  |  |  |
|          |                 | (72)発明者 橘木 俊明<br>東京都港区芝五丁目7番1号 日本電気<br>式会社内 |  |  |  |
|          |                 | (74)代理人 弁理士 京本 直樹 (外2名)                     |  |  |  |

#### (54) 【発明の名称】 ビデオ符号復号化装置

# (57)【要約】

【目的】フレームレート変換処理中にも正確なAV同期 制御を可能にしたビデオ符号復号化装置を実現する。

【構成】フレームレート変換制御部2Aがシステムクロ ックSCの供給に応答してフレームレート非変換時のデ コードタイミングを示す同期チエックタイミング信号T Cを生成するチエック信号発生回路20を備え、AV同 期制御部1Aがデコード開始タイミング後に同期チエッ クタイミング信号TCの供給に応答してAV同期のチエ ックを行うチエック回路11を備える。



20: ナェック信号発生回路

20

40

2

#### 【特許請求の範囲】

【請求項1】 ビデオ同期信号の供給に応答して表示タ イミング信号とデコードタイミング信号とを出力するビ デオタイミング生成手段と、ビデオ符号データを一時保 持するビデオ符号バッファ手段と、ピクチャ毎に前記表 示タイミング信号の供給に応答して前記ビデオ符号バッ ファから読出した前記ビデオ符号データをデコードしビ デオ信号を出力するビデオデコード手段と、システムク ロックの供給に応答してシステム時刻を管理するととも に前記ビデオ符号データのデコード開始タイミングが前 記ビデオ符号データに同期して供給されるビデオタイム スタンプより予め定めた時間差範囲を超えて早い場合に は前記ピクチャのリピート要求信号を遅い場合は前記ピ クチャのスキップ要求信号をそれぞれ出力することによ りAV同期のチエックを行うAV同期制御手段と、前記 ビデオ符号データの第1のフレームレートがビデオ出力 信号の第2のフレームレートと異なる場合に前記リピー ト要求信号とスキップ要求信号とのいずれか一方を選択 的に出力し所要のビデオ符号データ量を前記第1のフレ ームレートと一致させるように制御するフレームレート 変換制御手段と、前記AV同期制御手段および前記フレ ームレート変換制御手段の各々から供給される前記リピ ート要求信号および前記スキップ要求信号に応答して前 記ピクチャデコード部に1ピクチャ分のデコード開始信 号と1ピクチャ分の符号の読飛ばしを指示するスキップ 信号とのいずれか一方を選択的に出力するデコード制御 手段とを備えるビデオ符号復号化装置において、

前記フレームレート変換制御手段が前記システムクロックの供給に応答してフレームレート変換を行わない場合の前記デコードタイミングを示す同期チエックタイミン 30 グ信号を生成するチエック信号発生回路を備え、

前記AV同期制御手段が前記デコード開始タイミング後に前記同期チェックタイミング信号の供給に応答して前記AV同期のチェックを行うチェック回路を備えることを特徴とするビデオ符号復号化装置。

【請求項2】 前記チエック信号発生回路が、前記デコードタイミング信号の供給に応答してカウントアップし第1のカウント値を出力する第1のカウンタと、

供給を受けた前記第1のカウント値の0に応答して0検 出信号を出力する0検出回路と、

前記デコードタイミング信号と前記0検出信号との論理 積値を出力する第1の論理回路と、

前記システムクロック信号の供給に応答してカウントアップし第2のカウント値を出力する第2のカウンタと、前記第2のカウント値と1フレーム期間対応のフレーム設定値との一致を検出し一致パルス信号を出力する一致検出回路と、

前記論理積値と一致パルス信号との論理和値を前記同期 チェックタイミング信号として出力する第2の論理回路 とを備えることを特徴とする請求項1記載のビデオ符号 50 復号化装置。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明はビデオ符号復号化装置に関し、特にMPEG規格によりエンコードされたビデオデータをオーディオデータと同期してデコードするビデオ符号復号化装置に関する。

[0002]

【従来の技術】テレビジョン等のビデオ信号のフレーム間予測符号化方式として、ISO/IEC, JTC1/SC2/WG8で標準化検討されたMPEG (MovingPicture Expert Group) における規格案が知られている。これら規格には、ビデオ符号データのデコーダについて規定したMPEG1がある。また、画像に音声を付加するための音声信号の符号化方式としてサブバンド符号化を利用して、音声信号の情報量を減らし音声データ(オーディオ符号データ)を伝送または蓄積する音声符号化復号化技術に対するMPEGオーディオ規格がある。さらに、これら、ビデオ符号データとオーディオ符号データの多重化方式として、MPEGシステム規格がある。

【0003】MPEGシステム規格では、パケットによる多重化方式を用いる。この方式は、ビデオ符号およびオーディオ符号をそれぞれ適当な長さのビットストリームに分割し、各々の先頭にビデオデータとオーディオデータとの識別用の付加情報を付加してそれぞれビデオパケット、オーディオパケットを生成し、これらビデオパケット、オーディオパケットを適当に切替えることによりビデオ符号とオーディオ符号とを多重化する。

【0004】デコード処理では、オーディオ符号とビデオ符号を分離し、オーディオ符号はオーディオ符号復号化装置で復号化してオーディオ信号を出力する。ビデオ符号はビデオ符号復号化装置で復号化してビデオ信号を出力する。このときに、これらオーディオ信号とビデオ信号との出力同期のために、同期制御を行う必要がある。

【0005】MPEGシステム規格では、オーディオ信号とビデオ信号との同期のために、パケットの付加情報としてそれらのデータの出力タイミングとデコードタイミングを示すスタンプ情報を付加する。

【0006】タイムスタンプは、アクセスユニットと呼ばれる復号化単位に対するタイミングを指定する。このアクセスユニットは、ビデオでは1ピクチャであり、オーディオでは1オーディオフレームと呼ばれる復号再生の単位である。

【0007】これらのタイムスタンプは、アクセスユニットの先頭が入ったパケットの先頭部分に付加され、そのアクセスユニットの出力タイミングを指定する。パケット内に複数のアクセスユニットの先頭がある場合には、最初のアクセスユニットに対応するタイムスタンプ

10

30

3

のみが付加される。

【0008】AV同期制御では、ビデオおよびオーディオのそれぞれのアクセスユニットを、時刻基準タイマであるSTC(システムタイムクロック)とそのアクセスユニットの対応するタイムスタンプとがほぼ一致したときに出力するように制御する。

【0009】STCは、システム符号に多重化されたSCR(システム時刻基準参照値)によって、符号化装置の意図した値に設定・校正され、一定間隔でカウントアップされる。

【0010】従来のAV同期制御およびフレームレート 変換が可能なビデオ符号復号化装置をブロックで示す図 4を参照すると、この従来のビデオ符号復号化装置は、 システム時刻管理機能とAV同期チェック機能とを有す るAV同期制御部1と、デコードタイミング信号TDの 供給に応答してピクチャのリピート要求信号R Pあるい はピクチャのスキップ要求信号RSをデコード制御部4 に出力するフレームレート変換制御部2と、ビデオ同期 信号SYの供給に応答して表示タイミング信号THとデ コードタイミング信号TDとを発生するビデオタイミン グ生成部3と、デコードタイミング信号TDの供給に応 答して通常デコード時には同一タイミングのデコード開 始信号DSをピクチャーデコード部6に供給するデコー ド制御部4と、入力されるビデオ符号データDVを一時 的に格納しピクチャデコード部6に順次ビデオ符号デー タDVを供給するビデオ符号バッファ5と、デコード開 始信号DSの供給に応答して1ピクチャ分のビデオ符号 データDVをデコードしピクチャスキップ信号PSの供 給に応答して1ピクチャ分のビデオ符号データをデコー ドせずに読飛ばすピクチャデコード部6とを備える。

【0011】次に、図4を参照して、従来のビデオ符号 復号化装置の動作について説明すると、まず、ビデオタ イミング制御部3はビデオ同期信号SYの供給に応答し て表示タイミング信号THとデコードタイミング信号T Dとをそれぞれ発生し、信号THをピクチャデコード部 6に、信号TDをフレームレート変換制御部2にそれぞ れ供給する。フレームレート変換制御部2は、デコード タイミング信号の供給に応答してビデオ符号データD V, 出力ビデオ信号Vの各々のフレームレートが異なる 場合に両フレームレートを一致させるよう変換するため 40 に、一定ピクチャ数毎にピクチャリピート要求信号PR あるいはピクチャスキップ要求信号RSをデコード制御 部4に出力する。AV同期制御部1のシステム時刻管理 機能では、システム時刻をシステムクロックSCの供給 に応答してカウントアップするとともに、時々入力され るシステムクロック参照パラメータCRに応答して設定 ・校正する。次に、AV同期チエック機能では、タイム スタンプとその対応ピクチャの対応を管理し、デコード 開始信号DSの供給を受けてピクチャデコード部6で処 理中の対応ピクチャのデコード開始タイミングにおける 50

システム時刻とビデオタイムスタンプとの時間差が所定 範囲内かの判定を行う。上記時間差が上記範囲を越えシ ステム時刻の方が大きい場合はピクチャデコード処理が 遅すぎることを示すので、ピクチャスキップ要求信号R Sを、システム時刻の方が小さい場合はピクチャデコー ド処理が早すぎることを示すので、ピクチャリピート要 求信号PRをそれぞれデコード制御部4に出力する。

【0012】デコード制御部4は、デコードタイミング 信号TDの供給に応答して通常デコード時には同一タイ ミングでデコード開始信号DSをピクチャデコード部6 に出力する。また、AV同期制御部1とフレームレート 変換制御部2とからそれぞれピクチャスキップ要求信号 RS、ピクチャリピート要求信号PRを入力されたとき には、これら信号RS、PRにしたがいピクチャのスキ ップノリピートを実行する。ピクチャスキップはピクチ ャスキップ信号PSをピクチャデコード部6に出力し、 ピクチャデコード部6で1ピクチャ分のビデオ符号デー タDVを読飛ばすように制御することにより行う。ピク チャリピートは、デコードタイミング信号DTの1パル スを無視して対応のデコード開始信号DSを出力しない ことにより、デコード処理を1ピクチャ期間行なわない よう制御することにより行う。ビデオ符号バッファ5 は、入力ビデオ符号データDVを一時的に格納し、ピク チャデコード部6に順次読出したビデオ符号データDV を供給する。ピクチャデコード部6は、デコード開始信 号DSの供給に応答して、1ピクチャ分のビデオ符号デ ータDVをデコードし、ピクチャスキップ信号PSが供 給されると、上述のように1ピクチャ分のビデオ符号デ ータをデコードせずに読飛ばす。また、表示タイミング 信号THの供給に応答して復元ピクチャのデータをビデ オ信号∨として出力する。

【0013】次に、フレームレート変換制御部2におけるピクチャリピート要求信号PRと、ピクチャスキップ要求信号RSの各々の発生について説明する。説明の便宜上、ピクチャリピート信号発生については25フレーム/秒のビデオ符号を30フレーム/秒で表示する場合を例として、ピクチャスキップ信号発生については30フレーム/秒のビデオ符号を25フレーム/秒で表示する場合を例としてそれぞれ説明する。

【0014】まず、25フレーム/秒のビデオ符号を30フレーム/秒で表示する場合は、5ピクチャ分のビデオ符号データ毎に1ピクチャ分リピートすることにより6ピクチャを表示するようにすればよいので、6デコードタイミング信号毎にピクチャリピート要求信号PRを出力するように制御する。

【0015】また、30フレーム/砂のビデオ符号を25フレーム/砂で表示する場合は、5ピクチャ分の表示期間毎に1ピクチャ分のビデオ符号データをデコードせず破棄することにより5ピクチャ表示期間に6ピクチャ分のビデオ符号データを消費するようにすればよいの

で、5デコードタイミング信号毎にピクチャスキップ要求信号RSを出力するように制御する。

5

【0016】以上、説明した従来のビデオ符号復号化装置では、AV同期制御部でのビデオタイムスタンプとシステム時刻の比較をタイムスタンプ対応ピクチャのデコード開始タイミングで行なうため、フレームレート変換時においては上記対応ピクチャのデコードタイミングが本来のフレームレート変換しないときのデコードタイミングに半ピクチャ期間以上の誤差を生じる可能性がある。そのため、従来のビデオ符号復号化装置では、フレームレート変換を行うときに、AV同期判定時のシステム時刻とタイムスタンプとの差の許容範囲を上記誤差分を含めて広めることで、その誤差に起因する誤タイミングでのAV同期チェックで生ずるピクチャスキップ/リピートを防止するというものであった。

### [0017]

【発明が解決しようとする課題】上述した従来のビデオ符号復号化装置は、フレームレート変換時においては、AV同期チェックタイミングに、半ピクチャ期間以上の誤差を生じる可能性があり、この誤差に誤差に起因する誤タイミングでのAV同期チェックで生ずるピクチャスキップ/リピートを防止するため、システム時刻とタイムスタンプの差の許容範囲を半ピクチャ期間分広げる必要が有り、精度の高いAV同期制御が実施できないという欠点があった。

#### [0018]

【課題を解決するための手段】本発明のビデオ符号復号 化装置は、ビデオ同期信号の供給に応答して表示タイミ ング信号とデコードタイミング信号とを出力するビデオ タイミング生成手段と、ビデオ符号データを一時保持す るビデオ符号バッファ手段と、ピクチャ毎に前記表示タ イミング信号の供給に応答して前記ビデオ符号バッファ から読出した前記ビデオ符号データをデコードしビデオ 信号を出力するビデオデコード手段と、システムクロッ クの供給に応答してシステム時刻を管理するとともに前 記ビデオ符号データのデコード開始タイミングが前記ビ デオ符号データに同期して供給されるビデオタイムスタ ンプより予め定めた時間差範囲を超えて早い場合には前 記ピクチャのリピート要求信号を遅い場合は前記ピクチ 40 ャのスキップ要求信号をそれぞれ出力することによりA V同期のチエックを行うAV同期制御手段と、前記ビデ オ符号データの第1のフレームレートがビデオ出力信号 の第2のフレームレートと異なる場合に前記リピート要 求信号とスキップ要求信号とのいずれか一方を選択的に 出力し所要のビデオ符号データ量を前記第1のフレーム レートと一致させるように制御するフレームレート変換 制御手段と、前記AV同期制御手段および前記フレーム レート変換制御手段の各々から供給される前記リピート 要求信号および前記スキップ要求信号に応答して前記ピ 50 クチャデコード部に1ピクチャ分のデコード開始信号と1ピクチャ分の符号の読飛ばしを指示するスキップ信号とのいずれか一方を選択的に出力するデコード制御手段とを備えるビデオ符号復号化装置において、前記フレームレート変換制御手段が前記システムクロックの供給に応答してフレームレート変換を行わない場合の前記デコードタイミングを示す同期チエックタイミング信号を生成するチエック信号発生回路を備え、前記AV同期制御手段が前記デコード開始タイミング後に前記同期チエックタイミング信号の供給に応答して前記AV同期のチエックを行うチェック回路をを備えて構成されている。

#### [0019]

【実施例】次に、本発明の実施例を図3と共通の構成要 素には共通の参照文字/数字を付して同様にブロックで 示す図1を参照すると、この図に示す本実施例のビデオ 符号復号化装置は、従来と共通のビデオタイミング生成 部3と、ビデオ符号バッファ5と、デコード制御部4 と、ピクチャデコード部6とに加えて、AV同期制御部 1の代りに従来と同様のシステム時刻管理機能に加えて 同期チエックタイミング信号TCの供給に応答してAV 同期のチエックを行うチエック回路11を含むAV同期 判定機能を有するAV同期制御部1Aと、フレームレー ト変換制御部2の代りに従来と同様のフレーム変換機能 に加えてシステムクロックSCの供給に応答してフレー ム変換を行わない場合の本来のデコードタイミングを示 す同期チエックタイミング信号TCを生成するチエック 信号発生回路20を含むフレームレート変換制御部2A とを備える。

【0020】次に、図1を参照して本実施例の動作について説明すると、従来と同様に、ビデオタイミング制御部3はビデオ同期信号SYの供給に応答して表示タイミング信号THを生成しピクチャデコード部6に供給するとともに、デードタイミング信号TDを生成しデコード制御部4とフレームレート変換部2Aとに供給する。

【0021】フレームレート変換制御部2Aは、デコードタイミング信号TDの供給に応答して、従来と同様に、ビデオ符号データDVのフレームレートと出力ビデオ信号Vのフレームレートが相違する場合に対応のピクチャリピート要求信号PR/ピクチャスキップ信号RSをデコード制御部4に出力する。また、チエック信号発生回路20はシステムクロックSCの供給に応答してビデオ符号データDVのフレームレートにしたがいフレームレート変換を行わない場合の本来のデコードタイミングを示す同期チェックタイミング信号TCを生成し、AV同期制御部1Aに供給する。

【0022】AV同期制御部1Aは従来と同様のシステム時刻管理と、従来の判定内容に加えてチェック回路1 1において同期チェックタイミング信号TCを用いるA V同期判定とを行なう。すなわち、AV同期チェックでは、タイムスタンプとその対応ピクチャの対応を管理

6

し、デコード開始信号DSの供給に応答してデコード処理開始後、チエック回路11で供給された同期チェックタイミング信号TCの入力タイミングにおけるシステム時刻とビデオタイムスタンプとの時間差が所定範囲内かの判定を行う。従来と同様に、上記時間差が上記範囲を越える場合のシステム時刻のタイムスタンプに対する大小に対応してピクチャスキップ要求信号RSまたはピクチャリピート要求信号PRをデコード制御部4に出力する。

【0023】以下、デコード制御部4以降の動作は従来と同様であるので、説明を省略する。

【0024】次に、フレームレート変換制御部2Aのチェック信号発生回路20の構成をブロックで示す図2を参照すると、このチェック信号発生回路20は、デコードタイミング信号TDの供給に応答してカウントアップしカウント値Nを出力するピクチャカウンタ21と、カウント値Nが0の時″H″を出力する0検出回路22と、信号TDと0検出回路22の出力との論理積値を出力するAND回路23と、システムクロック信号SCの供給に応答してカウントアップし1/25秒相当の1フレーム期間のカウント値NPを出力するピクチャ期間カウンタ24と、カウント値NPと1フレーム期間値Fとの一致を検出し一致パルス信号を出力する一致検出回路25と、上記論理積値と一致パルス信号との論理和値を同期チェックタイミング信号TCとして出力するOR回路26とを備える。

【0025】図2および動作を示すタイムチャートであ る図3を参照してこの回路の動作について説明すると、 まず、図3 (A) は25フレーム/秒のビデオ符号を3 0フレーム/砂で表示する場合であり、ピクチャカウン タ21のカウント値Nは、デコードタイミング信号TD の供給に応答してカウントアップし、カウント値Nが5 の後に0に戻るように制御される。0検出回路22は、 カウント値Nが0の時"H"を出力し、AND回路23 はこの出力信号の"H"とデコード同期信号TDとの論 理積を生成する。このAND回路23の出力論理積値は OR回路26に供給され、OR回路26は同期チェック タイミング信号TCを生成する。また、ピクチャ期間カ ウンタ24のカウント値NPはシステムクロックSCの 供給に応答してカウントアップし、1/25秒相当の1 フレーム期間値後に0に戻る。この場合はシステムクロ ックを90KHzと想定しているため、1フレーム期間 値は3599となる。一致検出回路25は、カウント値 NPが上記1フレーム期間値(3599)に一致した時 に一致パルス信号を発生する。この一致パルス信号はO R回路26に供給され、OR回路26は同期チェックタ イミング信号TCを生成する。図3(A)において、デ コードタイミング信号TDおよび、同期チェックタイミ ング信号TCの各々のパルスに付記したPO~P6はそ のパルス信号対応のピクチャを示す。

【0026】次に、図3(B)は30フレーム/秒のビデオ符号を25フレーム/秒で表示する場合であり、図3(A)の場合との相違点はピクチャカウンタ21のカウント値Nが4の後で0になることと、1フレーム期間値Fが2999であることとであり、それ以外は同様に

値下が2999であることとであり、それ以外は同様に動作することで、同期チェックタイミング信号TCを生成する。

【0027】以上説明したように、本実施例のビデオ符

号復号化装置では、フレームレート変換時においても、AV同期制御部におけるビデオタイムスタンプとシステム時刻の比較を、ピクチャのデコード開始タイミングでなくフレームレート非変換時のデコードタイミング相当の同期チェックタイミング信号入力タイミングで行なうため正確にAV同期判定が行なわれる。

#### [0028]

【発明の効果】以上説明したように、本発明のビデオ符号復号化装置は、フレームレート変換制御手段がフレームレート非変換時のデコードタイミングを示す同期チエックタイミング信号を生成するチエック信号発生回路を備え、AV同期制御手段がデコード開始タイミング後に上記同期チエックタイミング信号の供給に応答してAV同期のチエックを行うチエック回路を備えるので、AV同期制御部において、上記同期チェックタイミング信号にしたがってピクチャタイムスタンプとシステム時刻との比較を行なうことにより、フレームレート変換の実行非実行と関係なく正確にAV同期チェックが行なえるというという効果がある。

# 【図面の簡単な説明】

【図1】本発明のビデオ符号復号化装置の一実施例を示すブロック図である。

【図2】図1のチエック信号発生回路の構成を示すブロック図である。


【図3】図2のチエック信号発生回路の動作を示すタイムチャートである。


【図4】従来のビデオ符号復号化装置の一例を示すブロック図である。

#### 【符号の説明】

- 1, 1A AV同期制御部
- 2, 2A フレームレート変換制御部
- 3 ビデオタイミング生成部
  - 4 出コード制御部
  - 5 ビデオ符号バッファ
  - 6 ピクチャデコード部
  - 20 チエック信号発生回路
  - 11 チエック回路
  - 21 ピクチャカウンタ
  - 22 0 検出回路
  - 23 AND回路
  - 24 ピクチャ期間カウンタ
- 50 25 一致検出回路

# 2.6 OR回路





20: チェック信号発生回路

[図3]

